English version here

有間 英志(Eishi Arima)

所属

東京大学 情報基盤センター スーパーコンピューティング研究部門 特任助教
E-mail: arima 'at' cc.u-tokyo.ac.jp
CV

略歴

2011年 東京大学工学部計数工学科卒業
2013年 同大学大学院情報理工学系研究科システム情報学専攻修士課程修了
2016年 同大学院同研究科同専攻博士後期課程修了,博士(情報理工学)
2016年より 同大学情報基盤センター特任助教
2016年5月より 理化学研究所計算科学研究機構客員研究員
2016年10月〜2017年10月 ローレンス・リバモア国立研究所客員研究員

研究分野

計算機アーキテクチャ, メモリシステム, 高性能計算

発表論文

論文誌

  1. 有間 英志, 薦田 登志矢, 中田 尚, 三輪 忍, 野口 紘希, 野村 久美子, 安部 恵子, 藤田 忍, 中村 宏
    "低CPU負荷を考慮したSTT-MRAMラスト・レベル・キャッシュの要求性能の解析"
    電子情報通信学会論文誌, Vol.J97-A, No.10, pp.629-647, (2014)
  2. 有間 英志, 薦田 登志矢, 中田 尚, 三輪 忍, 中村 宏
    "キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ"
    情報処理学会論文誌 コンピューティングシステム, Vol.6, No.3, pp.118-130, (2013)

国際会議・ワークショップ

  1. Eishi Arima, Hiroshi Nakamura
    "Page Table Walk Aware Cache Management for Efficient Big Data Processing"
    The eighth workshop on Big data benchmarks, Performance Optimization, and Emerging hardware (BPOE-8) (in conjunction with ASPLOS 2017), Apr. (2017)
  2. Hiroki Noguchi, Kazutaka Ikegami, Satoshi Takaya, Eishi Arima, Atsushi Kawasumi, Hiroyuki Hara, Keiko Abe, Naoharu Shimomura, Junichi Ito, Shinobu Fujita,Takashi Nakada, Hiroshi Nakamura
    "4Mb STT-MRAM-based Cache with Memory-Access-aware Power Optimization and Novel Write-Verified-Write / Read-Modified-Write Scheme"
    2016 IEEE International Conference of Solid-State Circuits (ISSCC), pp.132--133, Feb. (2016) (acceptance rate: 200/595=34%)
  3. Susumu Takeda, Hiroki Noguchi, Kumiko Nomura, Shinobu Fujita, Shinobu Miwa, Eishi Arima, Takashi Nakada, Hiroshi Nakamura
    "Low-power cache memory with state-of-the-art STT-MRAM for high-performance processors"
    The 12th International SoC Design Conference (ISOCC), pp.153--154, Nov. (2015)
  4. Eishi Arima, Hiroki Noguchi, Takashi Nakada, Shinobu Miwa, Susumu Takeda, Shinobu Fujita, Hiroshi Nakamura
    "Immediate Sleep: Reducing Energy Impact of Peripheral Circuits in STT-MRAM Caches"
    The 33rd IEEE International Conference on Computer Design (ICCD), pp.149--156, Oct. (2015) (acceptance rate: 83/269=31%)
  5. Eishi Arima, Hiroki Noguchi, Takashi Nakada, Shinobu Miwa, Susumu Takeda, Shinobu Fujita, Hiroshi Nakamura
    "Subarray Level Power-Gating in STT-MRAM Caches to Mitigate Energy Impact of Peripheral Circuits"
    52nd ACM/EDAC/IEEE Design Automation Conference (DAC), Work-in-Progress Session, June (2015) (poster)
  6. Eishi Arima, Hiroki Noguchi, Takashi Nakada, Shinobu Miwa, Susumu Takeda, Shinobu Fujita, Hiroshi Nakamura
    "Fine-Grain Power-Gating on STT-MRAM Peripheral Circuits with Locality-aware Access Control"
    The Memory Forum (in conjunction with the 41st International Symposium on Computer Architecture), June (2014)
  7. Hiroki Noguchi, Kumiko Nomura, Keiko Abe, Shinobu Fujita, Eishi Arima, Kyundong Kim, Takashi Nakada, Shinobu Miwa, Hiroshi Nakamura
    "D-MRAM Cache: Enhancing Energy Efficiency with 3T-1MTJ DRAM/MRAM Hybrid Memory,"
    Design, Automation & Test in Europe Conference & Exhibition (DATE), pp.1813--1818, Mar. (2013) (acceptance rate: 206/829=25%)

国内会議・研究会

  1. Eishi Arima,
    "Near Memory Processing on Hybrid Memories"
    IPSJ SIG Notes, 2017-ARC-224, No.33, pp.1-4, (2017)
  2. 有間 英志, 三輪 忍, 中田 尚, 中村 宏
    "TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討"
    情報処理学会研究報告 2014-ARC-214, No.8, pp.1-6, (2015)
  3. 有間 英志, 野口 紘希, 中田 尚, 三輪 忍, 武田 進, 藤田 忍, 中村 宏
    "アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法"
    情報処理学会研究報告 2014-ARC-211, No.11, pp.1-6, (2014)
  4. 有間 英志, 薦田 登志矢, 三輪 忍, 野口 紘希, 野村 久美子, 安部 恵子, 藤田 忍, 中村 宏
    "OSの電力管理下におけるラスト・レベル・キャッシュのリーク削減手法の比較"
    第25回 回路とシステムワークショップ講演集, pp.402-407, (2012)
  5. 有間 英志, 薦田 登志矢, 三輪 忍, 中村 宏
    "アイドル時のキャッシュ電源遮断における性能ペナルティ削減手法の実装"
    情報処理学会研究報告 2012-ARC-201, No.15, pp.1-7, (2012)
  6. 有間 英志, 薦田 登志矢, 三輪 忍, 中村 宏
    "アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法"
    情報処理学会研究報告 2012-ARC-198, No. 2, pp.1-6, (2012)
  7. 有間 英志, 糸山 浩太郎, 山田 雅宏, 小室 孝, 渡辺 義浩, 石川 正俊
    "高速3次元センシングによる適応的撮像を行う高精細書籍電子化システムの提案"
    第17回画像センシングシンポジウム(SSII2011), (横浜,2011.6.10)/講演論文集,IS-17, (2011)

社会貢献

受賞等

特許

学位論文